Studiuj z nami !

Informacje ogólne:


dr hab. inż. Stanisław Deniziak, prof. PŚk


Pokój: 3.08, budynek D
Telefon: (0-41) 34-24-253
E-mail:
Konsultacje:
brak


Publikacje:



Rok wydania: 2012
Autorzy: S. Deniziak, K.Wieczorek
Tytuł: Evolutionary optimization of decomposition strategies for logical functions
Wydano: LNCS 7269 pp. 182-189, 2012. Springer-Verlag Berlin.
Informacje dodatkowe: In proceedings of 11th ICAISC 2012

Rok wydania: 2011
Autorzy: S. Deniziak, K.Kurczyna
Tytuł: Aspekt-Oriented SystemC-Based Performance Evaluation of Real-Time Embedded Software
Wydano: PDeS 2012 - przyjęty na konferencję
Informacje dodatkowe:

Rok wydania: 2011
Autorzy: S. Deniziak, K.Wieczorek
Tytuł: Paralel approach to the functional decomposition of logical functions Rusing developmental genetic programming
Wydano: PPAM'2011, Toruń, Lecture Notes for Computer Science, Springer-Verlang
Informacje dodatkowe:

Rok wydania: 2011
Autorzy: S. Deniziak, R. Tomaszewski
Tytuł: Kosynteza systemów wbudowanych o architekturze sieci jednoukładowych
Wydano: Czasopismo Techniczne, Wydawnictwo Politechniki Krakowskiej, z. 1-I/2011, zeszyt 9, rok 108, str. 3-20
Informacje dodatkowe:

Rok wydania: 2011
Autorzy: R. Tomaszewski, S. Deniziak
Tytuł: Synteza bezkolizyjnych sieci jednoukładowych dla systemów wbudowanych
Wydano: Pomiary Automatyka Kontrola, vol.57 (1/2011), pp.12-14
Informacje dodatkowe:

Rok wydania: 2011
Autorzy: M. Wiśniewski, S. Deniziak
Tytuł: Dekompozycja symboliczna wielowartościowych funkcji implementowanych w technologii FPGA
Wydano: Czasopismo Techniczne, Wydawnictwo Politechniki Krakowskiej, z. 1-I/2011
Informacje dodatkowe: zeszyt 9, rok 108, str. 109-128

Rok wydania: 2010
Autorzy: K. Wieczorek, S. Deniziak
Tytuł: Dekompozycja funkcji logicznych metodą rozwojowego programowania genetycznego
Wydano: Pomiary Automatyka Kontrola nr 12/2010
Informacje dodatkowe: str. 1430-1432

Rok wydania: 2009
Autorzy: S. Deniziak, M. Wiśniewski
Tytuł: A Symbolic RTL Synthesis for LUT-based FPGAs
Wydano: Proc. 12th IEEE Workshop on Design and Diagnostics of Electronic Circuits and Systems, 2009
Informacje dodatkowe:

Rok wydania: 2008
Autorzy: S. Deniziak, R. Tomaszewski
Tytuł: Adaptive Routing Protocols Validation in NoC Systems via Rapid Prototyping
Wydano: Proceedings of the IEEE Human System Interaction, 2008, pp. 115-120
Informacje dodatkowe:

Rok wydania: 2008
Autorzy: S. Deniziak, R. Tomaszewski
Tytuł: Środowisko prototypowania systemów wbudowanych o architekturze NoC"
Wydano: XI Konferencja Naukowa Reprogramowalne Układy Cyfrowe 2008, Pomiary Automatyka Kontrola, vol. 54, nr 8/2008, str. 456-459
Informacje dodatkowe:

Rok wydania: 2008
Autorzy: S. Deniziak, R. Tomaszewski
Tytuł: The Environment for Mapping SystemC Multi-module Specifications onto NoC Architectures
Wydano: The Open Cybernetics and Systemics Journal, vol.2, 2008, pp.142-152
Informacje dodatkowe:

Rok wydania: 2008
Autorzy: S. Deniziak, R. Tomaszewski
Tytuł: Rapid Prototyping of NoC Architectures from a SystemC Specyfication
Wydano: Proc. of the IEEE Workshop on Design and Diagnistics of Electronic Circuits and Systems, Bratislava, Slovakia, pp.104-109
Informacje dodatkowe:

Rok wydania: 2008
Autorzy: S. Deniziak, M. Wiśniewski
Tytuł: A Symbolic Decomposition of Functions with Multi-Valued Inputs and Outputs for FPGA-Based Implementation
Wydano: Proc. IEEE Inernational Conference on Filed Programmable Logic and Applications, Heidelberg  2008, pp.397-402
Informacje dodatkowe:

Rok wydania: 2008
Autorzy: S. Deniziak, M. Wiśniewski
Tytuł: Dekompozycja funkcjonalna z wbudowanym kodowaniem wejść dla układów FPGA opartych o komórki LUT
Wydano: XI Konferencja Naukowa Reprogramowalne Układy Cyfrowe 2008, Pomiary Automatyka Kontrola, vol.54, nr 8/2008
Informacje dodatkowe: str. 489-492

Rok wydania: 2008
Autorzy: S. Deniziak, M. Wiśniewski
Tytuł: An Integrated Input Encoding and Symbolic Functional Decomposition for LUT-Based FPGAs
Wydano: Proc. IEEE Design and Diagnostics of Electronics Circuits and Systems, Bratislava, Slovakia, pp. 22-25
Informacje dodatkowe:

Rok wydania: 2008
Autorzy: Radosław Czarnecki, Stanisław Deniziak
Tytuł: Co-Synthesis of Dynamically Reconfigurable SOPCs Specified by Conditional Task Graphs
Wydano: The Open Cybernetics and Systematics Journal
Informacje dodatkowe: 2008, Volume 2, pp.206-218

Rok wydania: 2007
Autorzy: Stanisław Deniziak
Tytuł: Modele projektowe w języku SystemC
Wydano: Czasopismo Techniczne - Informatyka wyd. PK 2007
Informacje dodatkowe: z1-I, str. 17-33

Rok wydania: 2007
Autorzy: Radosław Czarnecki, Stanisław Deniziak
Tytuł: Resource Constrained Co-synthesis of Self-reconfigurable SOPCs
Wydano: Proc. DDECS, Kraków
Informacje dodatkowe: 2007, pp. 49-54

Rok wydania: 2007
Autorzy: Radosław Czarnecki, Stanisław Deniziak
Tytuł: Kosynteza samorekonfigurowalnych systemów SOPC
Wydano: Czasopismo Techniczne - Informatyka wyd. PK 2007
Informacje dodatkowe: z1-I, str. 3-16

Rok wydania: 2006
Autorzy: Radosław Czarnecki, Stanisław Deniziak
Tytuł: Kosynteza dynamicznie rekonfigurowalnych systemów SOPC
Wydano: Pomiary, Automatyka, Kontrola nr 7 bis
Informacje dodatkowe: 2006, str. 34-36

Rok wydania: 2005
Autorzy: Stanisław Deniziak
Tytuł: Metodologia szybkiego prototypowania systemów cyfrowych
Wydano: Wydawnictwo Politechniki Krakowskiej, Kraków 2005
Informacje dodatkowe:

Rok wydania: 2004
Autorzy: Joanna Strug, Stanisław Deniziak, Krzysztof Sapiecha
Tytuł: Validation of Reactive Embedded Systems against Temporal Requirements
Wydano: 11th IEEE International Conference and Workshop on the Engineering of Computer Based Systems ECBS`2004 Brno
Informacje dodatkowe: Strony 152-159

Rok wydania: 2004
Autorzy: Stanisław Deniziak
Tytuł: Kodowanie stanów dla układów FPD o architekturze opartej o komórki LUT
Wydano: VII Krajowa Konferencja "Reprogramowalne Układy Cyfrowe", Szczecin 2004
Informacje dodatkowe: Strony 19-26

Rok wydania: 2004
Autorzy: Stanisław Deniziak
Tytuł: Cost-efficient synthesis of multiprocessor heterogeneous systems
Wydano: Control and Cybernetics 2004
Informacje dodatkowe: Vol. 33, Lp. artykułu: 2, Strony 341-355

Rok wydania: 2004
Autorzy: Joanna Strug, Stanisław Deniziak, Krzysztof Sapiecha
Tytuł: Redukcja sekwencji weryfikującej ograniczenia czasowe w systemach zamkniętych
Wydano: VII Krajowa Konferencja "Reprogramowalne Układy Cyfrowe", Szczecin 2004
Informacje dodatkowe: Strony 141-148

Rok wydania: 2004
Autorzy: Stanisław Deniziak, Krzysztof Sapiecha
Tytuł: RT-Level Fast Fault Simulator
Wydano: Annales UMCS Informatica AI 2, Lublin 2004
Informacje dodatkowe: Strony 341-349

Rok wydania: 2004
Autorzy: Joanna Strug, Stanisław Deniziak, Krzysztof Sapiecha
Tytuł: Validation of reactive Embedded Systems Against Specification Requirements
Wydano: Annales UMCS Informatica AI 2, Lublin 2004
Informacje dodatkowe: Strony 173-182

Rok wydania: 2004
Autorzy: Stanisław Deniziak, Krzysztof Sapiecha
Tytuł: Fast High-Level Fault Simulator
Wydano: 11th IEEE International Conference on Electronics ICECS 2004 December 13-15, Tel-Aviv, Israel
Informacje dodatkowe: Strony 583-586

Rok wydania: 2003
Autorzy: Stanisław Deniziak, M. Jaroch, S. Kapusta
Tytuł: Systemy uruchomieniowe dla układów CPLD firmy Altera
Wydano: VI Krajowa Konferencja "Reprogramowalne Układy Cyfrowe", Szczecin 2003
Informacje dodatkowe: Strony 205-212

Rok wydania: 2003
Autorzy: Joanna Strug, Stanisław Deniziak, Krzysztof Sapiecha
Tytuł: Zastosowanie scenariuszy testowych do weryfikacji ograniczeń czasowych w systemach zamkniętych
Wydano: VI Krajowa Konferencja "Reprogramowalne Układy Cyfrowe", Szczecin 2003
Informacje dodatkowe: Strony 253-258

Rok wydania: 2003
Autorzy: Radosław Czarnecki, Stanisław Deniziak, Krzysztof Sapiecha
Tytuł: Zastosowanie wielokontekstowych układów FPGA w kosyntezie systemów cyfrowych
Wydano: VI Krajowa Konferencja "Reprogramowalne Układy Cyfrowe", Szczecin 2003
Informacje dodatkowe: Strony 63-70

Rok wydania: 2003
Autorzy: Radosław Czarnecki, Stanisław Deniziak, Krzysztof Sapiecha
Tytuł: An Iterative Improvement Cosynthesis Algorithm Optimization of SOPC Architecture with Dynamically Reconfigurable FPGAs
Wydano: Międzynarodowa konferencja DSD`2003, Turcja-Belek
Informacje dodatkowe: Strony 443-446